國立中正大學
電機工程學系 · 已畢業
目前主要關注類比積體電路設計，並以電源管理與穩壓器專案建立實作基礎。
履歷
工程履歷
快速瀏覽學歷、代表性 IC 設計專案、驗證範圍、技術技能與語言能力。
專業摘要
國立中正大學電機工程學系畢業，以類比 IC 設計為主要方向，並以電源管理與穩壓器專案作為核心工程證據；另具資料轉換器前端與 RF 電路的 schematic／pre-layout 模擬專案經驗。工程紀錄明確區分 nominal、PVT、Monte Carlo 與 extracted post-layout 證據，並保留尚待改善的規格與驗證邊界。
學歷
精選工程專案
無外部輸出電容線性穩壓器
增益峰值抑制與暫態響應強化的無外部輸出電容線性穩壓器
- 操作條件
- 810
- 蒙地卡羅樣本
- 1000
- 完成文獻研究、電路實作、小訊號與 PVT／Monte Carlo 驗證，並設計及迭代 transient accelerator 路徑。
- 選定最差條件蒙地卡羅：已執行
- 驗證範圍與限制：重載最差相位裕度約 55°，低於原先大於 60° 的目標。
6-bit SAR ADC 類比前端
6-bit SAR ADC 類比前端設計與整合驗證
- 解析度
- 6 bit
- 標稱轉換誤差
- −0.0469 LSB
- 設計並驗證 CDAC 與 StrongARM comparator，完成 floating-VTOP 整合，並分析 kickback 與 mismatch 造成的決策失敗。
- 標稱整合驗證：已執行
- 驗證範圍與限制：完成範圍是類比前端，不是完整閉迴路 SAR ADC。
2.4 GHz Cascode LNA
2.4 GHz 疊接共源低雜訊放大器設計與穩健性分析
- PVT 驗證
- 45 cases
- 核心 RF 指標
- S12 / NF / P1dB
- 建立 LNA 架構與 RF testbench、執行操作點與匹配設計，並完成 S-parameter、雜訊、線性度、穩定度及 PVT／Monte Carlo 分析。
- S12、NF、P1dB：穩健通過 · 各 45/45
- 驗證範圍與限制：目前的輸出網路尚未達到預定的輸出匹配目標；S22 在 45 組 PVT 條件中皆未達專案規格。分析結果已將問題定位於輸出阻抗轉換，因此下一版將重新定義實際負載並共同設計輸出匹配網路。
8-bit DLDO Pre/Post-Layout
8 位元 DLDO 設計、佈局與 Pre-/Post-Layout Simulation
- 驗證層級
- Pre / Post
- 實體設計成果
- Layout
- 設計並整合 comparator、飽和型 counter 與 PMOS power array，完成報告中的區塊佈局，並比較 pre-layout／post-layout 行為。
- 佈局前／後模擬：已執行
- 驗證範圍與限制：製程、clock frequency、負載條件與部分量測定義不完整。
技術技能
電路設計
模擬與驗證
IC／EDA 設計工具
程式語言
語言能力
- TOEFL iBT
- 107
- TOEIC Listening & Reading
- 980