IC Design Graduate Applicant Portfolio

張祖銘

電機工程｜類比積體電路設計

目前以類比積體電路設計為主要方向，以電源管理與穩壓器專案建立核心經驗，並延伸至資料轉換器與持續發展中的 RFIC 能力。

國立中正大學 · 電機工程學系新北市，臺灣

查看作品查看聯絡方式

Engineering focus

類比 IC 主軸與延伸方向

以類比 IC 與電源管理為主要工程基礎，並透過現有專案延伸資料轉換器與 RF 電路經驗；數量代表作品分布，不代表技能熟練度。

Power Management

以類比 LDO 與數位控制 DLDO 探索穩定度、暫態響應及佈局後寄生效應。

增益峰值抑制與暫態響應強化的無外部輸出電容線性穩壓器查看專案

Mixed-Signal

聚焦 CDAC、動態比較器與類比前端整合，並區分獨立與整合驗證結果。

6-bit SAR ADC 類比前端設計與整合驗證查看專案

RFIC

透過 2.4 GHz LNA 建立 RF testbench、匹配、S-parameter 與穩健度分析經驗。

2.4 GHz 疊接共源低雜訊放大器設計與穩健性分析查看專案

精選內容

精選作品

查看所有作品

輸出與負載暫態圖，比較採用 DFC 的補償響應與未補償時的持續振盪響應。 — 有無 DFC 的負載暫態比較。

電源／穩壓器專題完成

無外部輸出電容線性穩壓器

本專案以文獻提出的 DFC 架構為基礎，由我完成電路實作、小訊號與 PVT／Monte Carlo 驗證，並加入及迭代 transient accelerator 路徑。

操作條件: 810
蒙地卡羅樣本: 1000

查看專案

整合式 SAR ADC 類比前端電晶體層級 schematic，包含 CDAC、取樣路徑與動態比較器。 — 整合式類比前端電晶體層級實作。

混合訊號專題完成

6-bit SAR ADC 類比前端

完成 6-bit SAR ADC 的 CDAC、StrongARM comparator 與 floating-VTOP 類比前端整合，並透過設計迭代降低 kickback。

解析度: 6 bit
標稱轉換誤差: −0.0469 LSB

查看專案

2.4 GHz 模擬 noise-figure Monte Carlo 直方圖，多數樣本集中於約 1 dB 附近。 — 特定條件下的 2.4 GHz 模擬 noise-figure 分布。

射頻積體電路專題完成

2.4 GHz Cascode LNA

完成一個 2.4 GHz、180 nm CMOS、具源極退化的 cascode common-source LNA schematic／pre-layout 設計。45-case PVT 驗證中，S12、NF 與 input P1dB 均為 45/45，並進一步界定輸出匹配及偏壓／功耗穩健性的後續優化方向。

PVT 驗證: 45 cases
核心 RF 指標: S12 / NF / P1dB

查看專案

聯絡

討論研究所學習與 IC 設計方向

如需進一步了解專案範圍、驗證方法或目前的進修方向，可透過 Email 聯絡。

查看聯絡方式